混合键合芯纪元——Besi引领3D封装革命（二）技术深解、制程挑战与产业布局

半导体产业研究
2025-07-24 08:00:00

【编者按】

本文深度剖析荷兰半导体设备巨头Besi如何以混合键合技术撬动全球先进封装变革。面对AI与高性能计算芯片对3D集成的爆发性需求，传统封装技术已逼近物理极限。Besi凭借<10nm级键合精度与晶圆级集成方案，成为台积电SoIC、英特尔Foveros等尖端架构的核心赋能者。文章全景解析技术原理、产业链布局及商业落地路径，揭示Besi与应材结盟、卡位HBM/CPO市场的战略野心，更预判2026年476亿欧元市场爆发在即——这不仅关乎单点技术突破，更将重塑全球半导体制造权力格局。欢迎感兴趣的读者转发与关注！

1.技术原理与结构特征

混合键合（Hybrid bonding）是一种具有无凸点互连结构的半导体堆叠技术。不同于传统的基于焊料的封装，混合键合通过铜对铜（Cu-Cu）的直接接触实现电气和机械互连。顶部和底部芯片紧密键合在一起，它们之间仅有封装在介电材料中的超细图案化铜焊盘。这些铜焊盘通常具有低于10微米（µm）的间距，并通过硅通孔（TSV）连接到内部芯片金属层，形成完整的信号和电源路径。

“混合”一词指的是介电质对介电质的分子键合与金属对金属的铜键合相结合，两者均无需粘合剂即可形成。这产生了更稳定、低损耗的界面，具有优异的电气和热性能。

2.技术优势与系统级收益

混合键合提供了众多技术和系统级优势，正在从根本上重塑芯片设计和系统架构：

·超高互连密度：实现亚10微米（µm），甚至低至数百纳米的垂直互连，远超传统基于凸点方法的密度。

·低电阻与降低功耗：消除焊料凸点显著降低了互连电阻，提高了能效和热性能——这对于高速数据路径至关重要。

·低延迟与短互连：将信号路径大幅缩短至近乎芯片上的距离，提升了性能，尤其在人工智能（AI）、近存计算和3D缓存架构中。

·架构创新：高密度互连使设计人员能够模块化和异构集成芯片功能，克服单芯片面积和良率的限制。

3.制造挑战与关键工艺控制

尽管具有变革潜力，混合键合带来了严格的工艺要求。关键因素包括：

·表面平整度：键合界面对微观尺度的粗糙度极其敏感。介电质表面需要小于0.5纳米（nm）的粗糙度，铜焊盘则需要小于1纳米（nm）。这需要化学机械平坦化（CMP）作为关键步骤。

·洁净度与颗粒控制：即使一个1微米（µm）的颗粒也可能导致毫米级区域的键合失败。混合键合需要ISO 3级或更优的无尘室环境，这使其在洁净度要求上更接近前端晶圆厂。

·对准精度：晶圆对晶圆（W2W）键合系统必须实现亚50纳米（nm）的对准精度，需集成高分辨率光学系统和精密机械定位。键合压力和保压时间也必须严格控制，以实现初始的范德华力键合和后续的铜-铜键合。

4.工艺概述

混合键合以晶圆对晶圆（W2W）或芯片对晶圆（D2W）的形式实施，遵循以下通用步骤：

·硅通孔（TSV）形成：通过硅通孔在基础晶圆中建立信号和电源路径。

·键合层制备：沉积介电层（如SiO₂或SiCN）并在晶圆顶部图案化铜焊盘。

·化学机械平坦化（CMP）：抛光两个键合表面以满足纳米级平整度要求。

·表面活化与清洁：使用等离子体（如氮气）处理以活化表面，随后进行去离子水冲洗。

·对准与预键合：使用先进的定位系统对准晶圆，并施加低压键合以启动介电质粘附。

·热退火：应用受控的热处理以形成铜-铜金属键合，最终完成混合界面。

5. W2W与D2W工艺选择

·晶圆对晶圆（W2W）：适用于高良率、小面积的芯片；具有对准和吞吐量优势。常见于图像传感器和3D NAND。

·芯片对晶圆（D2W）：适用于在晶圆测试后使用已知合格芯片（KGD）的大尺寸或复杂芯片。技术上具有挑战性，但可实现模块化、异构集成。AMD的3D V-Cache（SoIC）是使用D2W混合键合的一个突出例子。

6. 行业应用与领先厂商

混合键合目前应用于CMOS图像传感器、3D NAND以及新兴的高端逻辑芯片。AMD是首个在商业产品中实现D2W混合键合的公司。领先的设备供应商包括：

·BESI（荷兰）

·EVG（奥地利）

·Applied Materials（应用材料，美国）

·TEL – Tokyo Electron（东京电子，日本）

·ASMPT（新加坡/香港）

·SET（法国）

·SUSS MicroTec（德国）

·Shibaura Mechatronics（芝浦机电，日本）

这些公司正在积极开发混合键合工具和生态系统，以满足日益增长的需求。

7.工艺定位与未来展望

混合键合日益被视为类似前端的工艺，要求晶圆厂级的精度和洁净度。这提高了传统OSAT（外包半导体封装测试厂）进入的门槛，除非在无尘室和工具升级方面进行重大投资。随着人工智能（AI）、高性能计算（HPC）、存储器和逻辑集成需求的增长，混合键合有望成为标准的3D封装接口——不仅重塑芯片堆叠，而且重塑整个系统设计和半导体制造格局。

先进封装的未来：解读Besi在AI芯片堆叠时代的战略

随着AI和高性能计算（HPC）推动半导体系统走向前所未有的复杂性和规模，后端工艺——曾被视为辅助性的——现正成为创新的关键前沿。在这一关键时刻，荷兰领先的封装设备供应商BE Semiconductor Industries N.V. (Besi) 正将自身定位为下一代半导体制造的基础赋能者。

通过在混合键合、热压键合（TCB）、异构集成、共封装光学（CPO）和移动芯片堆叠领域的深度投入，Besi不仅提供先进工具，而且也在塑造封装生态系统的战略方向。

本文探讨了Besi如何从工具供应商发展为基于AI和小芯片（chiplet）的封装革命的中心架构师。借鉴其投资者报告中的见解，我们不仅揭示了技术支柱，还揭示了Besi在供应链中的角色、平台定位和竞争边界。

本文将涵盖以下关键主题：

·AI小芯片封装解决方案的演进：从3D堆叠和混合键合到光子集成和SoIC。

·混合键合相较于传统微凸点的性能优势：带宽密度、能效和成本效益。

·英特尔（Intel）和博通（Broadcom）等主要厂商对混合键合的工业应用，包括Foveros Direct和3.5D XPU应用。

·共封装光学（CPO）与混合键合融合的技术分析：台积电（TSMC）COUPE和博通（Broadcom）/英伟达（NVIDIA）实施方案的案例研究。

·键合工艺从HBM3到HBM5的演进以及Besi的工具如何适应这一转变。

·移动和智能手机芯片堆叠的前沿技术：从InFO-PoP到SoIC-X/P平台。

·Besi的战略路线图及其在AI驱动终端市场中的增长潜力。