赛昉科技自主研发的一致性片上网络（NoC）IP——昉·星路-700（StarNoC-700）已成功适配赛昉科技昉·天枢（Dubhe）系列RISC-V处理器核心（Dubhe-70/83）。这一关键项目应用了合见工软的全场景验证硬件系统UniVista Unified Verification Hardware System (UVHS)，显著提升了众核RISC-V系统的验证规模和效率，为国产高性能算力芯片的开发提供了强有力的支撑。

一致性NoC IP是RISC-V技术落地高性能算力场景的核心要素，是面向高性能计算、AI、数据中心等场景处理器的核心基础IP。赛昉科技以一致性NoC IP为基础，并配合自研的高性能RISC-V CPU IP，构建了多核/众核片上网络算力子系统平台。合见工软始终致力于为国产芯片设计行业提供高性能自主可控EDA技术，助力开源RISC-V处理器的芯片创新与生态建设。

此次合作中，赛昉StarNoC-700 2X2 拓扑 + 3核 Dubhe RISC-V CPU设计，仅用时两周就成功部署在合见工软全场景验证硬件系统UVHS的硬件仿真加速平台上，并得益于UVHS硬件仿真Emulation模式下DUT时钟6.25M的性能，快速验证了NOC网络中的核间一致性、多核性能线性度以及带宽线性度，测试结果完全符合设计目标。未来双方将继续深入合作，扩大NoC规模及更多RISC-V核心，考虑扩展到3x3、4x4的NoC拓扑，核心数量也将上升到16/32/64的规模。同时考虑到SoC设计接口的复杂性，后续也会引入诸如PCIe5、MIPI2.0等更多的高速协议的速率适配器和XTOR及DDR5 MMK存储模型方案验证，推动 RISC-V技术创新并加快下一代产品技术的上市时间。