本篇文章专家云集：Semiconductor Engineering与Marvell技术副总裁Mark Kuemerle、 Alphawave Semi产品营销和管理副总裁 Letizia Giuliano、是德科技HSD部门负责人Hee-Soo Lee、 Cadence计算解决方案事业部高级产品总监Mick Posner 以及新思科技多裸片战略解决方案事业部产品管理总监 Rob Kruger 共同探讨了 Chiplet 设计的进展和未来挑战。

SE：软IP的一大卖点是公司不必事事精通。这显著提高了生产力，使每家公司都能专注于自己的秘密武器。想必Chiplet也是如此。如今，你使用Chiplet是因为不得不用，但最终公司会使用Chiplet，因为不这样做是愚蠢的。这将使Chiplet的创造者能够专注于一个问题，成为该领域的真正专家，并且做得比任何人都好。这最终会带来多大的优势？

Giuliano：细分应用专用的chiplet至关重要。如果我们能够以正确的方式划分系统——这正是客户目前需要帮助的地方——那么就有可能将他们可以做得更好的部分分离出来，剩下的问题交给我们。系统应该如何划分？可能是I/O、内存子系统、计算子系统。我们会尝试在合理的部分进行划分。我们可以共享问题，并利用我们的资源来更好地处理这些部分。我们认为我们可以做得更好，因为如果考虑到I/O和连接性，就会发现有很多问题需要解决。如何在封装上布线I/O，如何连接到2.5D硅中介层——这些都是需要解决的重大而复杂的问题，我们为此配备了专门的资源。如今，一些客户不知道如何集成它，因为他们以前从未这样做过。我们比其他任何人都更早地开发chiplet，并且我们拥有实现它的所有要素。现在，我们想把这些要素提供给那些习惯于自己动手的人。有些应用会比其他应用更需要这些要素。我们需要为这些工程师提供更多工具，以实现他们想要的功能。我们正在为他们提供这些工具和能力。

Kuemerle：您提到了工具，这真的让我印象深刻。从 EDA 支持的角度来看，多年来我观察到的一点是，过去我们构建基于 chiplet 的系统时，这是一件大事。让这些东西协同工作所需的所有思考都非常复杂。过去一年我看到的一个关键变化是，标准和 EDA 能力确实取得了长足的进步。构建 chiplet 的许多最大挑战都得到了改善。我们经常讨论乐高问题，但坦率地说，乐高问题其实很容易解决。我们可以在几天内与一群架构师和工程师一起解决乐高难题，与客户达成一致，握手言和，然后继续推进。然后，DFT 人员聚在一起，在过去，他们可能要几个月后才能提供完整的封装级 DFT 解决方案。我注意到，随着标准的不断发展，协调多个芯片组测试的能力得到了显著提升，同时控制多个不同设备的能力也得到了提升，就像它们是同一个家族的成员一样。这一直是关键挑战之一，我很高兴看到朝着解决这个问题的方向迈出了一步。

Giuliano：我们应该用“芯片生态系统”来代替“芯片市场”，因为这不仅仅是找到一个可以购买和集成的芯片，而是整个基础设施。

Kuemerle：所有东西都联系在一起。

Giuliano：我有一个UCIe基础设施。我有一个工具和设计基础设施，所以它不仅仅是一个10年后的市场。我们需要一个能够构建基于chiplet系统的生态系统。

Posner：我们经常被问到：“为什么客户要承担多芯片和芯片集设计的额外复杂性？这些障碍是什么？” 他们之所以接受这些，是因为他们想要三个“C”。成本——他们追求的是效率，也许是交换节点、灵活性、分解和聚合。定制——他们希望能够实现定制。他们想要可以混合搭配和扩展的东西。配置——他们希望能够配置它并在未来重复使用。生态系统、EDA 工具和 IP 至关重要。如果我们看看 DAC 现场的一些演示，你会发现，它不再是 PowerPoint，而是实际的工具。

Kruger：我们将 IP 集合销售到 Chiplet 领域。现在，您可以通过构建子系统来增加更多价值。客户首先来找您，然后您向他们展示我们可以做得更多，而您无需担心这方面的问题，例如 DFT。这样他们就能更快地将产品推向市场。他们可以专注于关键问题，例如 I/O 问题，并不断向上层推进。您可以从子系统扩展到软 Chiplet。也许这不是一刀切的解决方案，但他们可以灵活地进行定制，他们可以自己做，或者我们可以帮助他们。实现定制的方式有很多，合作伙伴和生态系统也各有不同。不必只依靠我们，也可以与合作伙伴合作。

Lee：另一点是可信度。设计chiplet时，必须能够预测其性能。这不仅涉及物理实现，还涉及如何高效地预测其集成到复杂系统后的性能。如何衡量？当我们谈论生态系统时，它不仅仅是一个EDA视角。它涉及整个工作流程。对于性能，你必须考虑如何测量它，以及在哪里访问它。我们认为这将影响chiplet的设计。

SE：软IP行业必须就交付成果清单达成共识的另一件事。你不能只是说：“这是你的芯片，去集成它吧。” 2.5D集成带来了新的问题，例如热、电磁干扰、应力等等。为了实现集成，芯片需要哪些模型？

Kuemerle：您提到了我们目前毫无进展的一个问题——热性能。从热性能的角度来看，我们如何交换数据？这是我们可能陷入最大麻烦的关键领域之一。我们可能假设I/O芯片组具有均匀的热密度，但实际上它有很多SerDes端口。这意味着存在热点，我们应该知道它们在哪里。我们如何共享这些热点的位置？如何确保每个人都拥有所需的数据？目前还没有关于热信息交换载体的统一意见。同样，对于给定类型的IP，也没有标准的封装尺寸。每个芯片组都有连接到系统中其他芯片的“卷须”。我们现在有一个40%的业内人士都认同的接口。抱歉，我只是想表达得更宽容一些。这就是为什么我们看到芯片组在摇摆不定。你需要弄清楚这些“卷须”是什么，然后将它们构建到你的系统中。你弄清楚你拥有哪些热模型并围绕这些模型构建你的系统，或者使用你能得到的东西，而不是知道当我购买小芯片时，我确切地知道我会得到什么。

Giuliano：另外，我们的封装领域就像“狂野西部”（Wild West）一样。那是一个封闭的系统，根本不开放。这里有台积电的生态系统，也有三星的生态系统，还有其他厂商，他们各自都有一套不同的配套产品。设计规则也并非标准化。

Posner：没有办法将芯片从一个代工厂运送到另一个代工厂进行封装。

Giuliano：这是供应链问题。你可能以为HBM作为首个chiplet，这些问题就解决了，但事实并非如此。HBM并非对所有人都开放。

Kruger：创新太多了。我看到了一篇CNN关于先进封装的文章。我从没想过会看到这样的文章。

Giuliano：这也正在成为法国各地的常见话题。

Kuemerle：我们这些头发花白的人应该还记得，当时的封装过程很简单，你把芯片做好后，把它扔给封装人员，然后说，“给你两周时间。去做吧。让它适合我的芯片。我不会改变任何东西。”

Giuliano：现在，封装人员是我最好的朋友。

Kuemerle：现在他们掌控一切。

Posner：Cadence 的观点略有不同。预测未来所需的交付成果有很多工作可以做。Cadence 去年为一个非常具体的应用——物理 AI——完成了 chiplet 的流片。当时我们秉持的理念是，除非有信心从你那里获得交付成果，否则任何人都不会参与其中，这意味着我们必须能够自己交付。我们完成了这个原型流片，解决了许多关于封装工作原理的挑战。散热设计会是什么样子？但 Arm CSA、imec 和 UCIe 都解决了 chiplet 解决方案的一小部分问题。你拥有一个符合 Arm CSA 的基础设施，它涵盖了 imec 的安全保障，并且是硬件、电气和软件的混合体。那个原型是为了验证 chiplet 生态系统。我们的愿景是实现 chiplet 生态系统，而从根本上来说，你必须创建这个生态系统。该框架需要封装UCIe、芯片管理、安全性和保障性。Cadence研究了所有标准，并尝试创建一个超集来快速启动这些标准。那么，什么时候可以购买芯片呢？如果您想要物理AI解决方案，现在就可以向Cadence下单。看看谁在实施物理AI，你会发现是传统上在半导体设计方面实力不强的汽车OEM厂商。新兴的机器人公司、无人机公司、航空航天和国防企业也参与其中。他们是希望聚合和复用技术的典型代表。Cadence选择了一个垂直细分市场来快速启动生态系统。我们希望通过扩展该框架、硬件、软件、协议、EDA流程和IP整合来快速启动整个生态系统。

Lee：您谈到了模型。在研究 Chiplet 的物理实现时，存在许多挑战。我们专注于涉及使用硅片进行互连的案例。每片硅片的结构都不同，例如传输线结构。这是传统的传输线吗？因为我们为这些传输线结构制作了网格接地平面。分析这些传输线结构需要耗费大量的计算资源。在某些情况下，可能需要一周时间才能完成这些互连的建模。EDA 行业可以通过改进互连级分析来提供帮助，提高互连的可预测性，尤其是在我们看到大量网格接地平面的情况下。这不仅体现在物理实现上，还体现在能够预测性能，而无需使用计算成本高昂的解决方案。这是一个行业希望 EDA 供应商解决这些问题的例子。没有人希望凭空设计任何东西。他们希望验证设计结果。但他们也不想花费一个月的时间进行分析和模拟。

推荐阅读