关注我们 设为星标

EETOP

百万芯片工程师专业技术论坛

官方微信号

根据外媒报道，日本新创芯片制造商Raapidus已启动2纳米晶圆的测试生产，并将其IIM-1厂区的量产目标订于2027年。这成为台积电、三星、英特尔之外的第四家试产2纳米的晶圆代工厂家。

根据Tomshardware的报道，在Rapidus 日本的 IIM-1 厂区已经展开对采用 2 纳米栅极全环 （GAA） 晶体管技术的测试晶圆进行原型制作。 公司确认，早期测试晶圆已达到预期的电气特性，这表示其晶圆厂工具运作正常，制程技术开发进展顺利。

报道表示，原型制作是半导体生产中的一个重要里程碑，目的在验证使用新技术制造的早期测试电路是否可靠、高效并达到性能目标。Rapidus 目前正在测量其测试电路的电气特性，包括临界电压、驱动电流、漏电流、次临界斜率、开关速度、功耗和电容等参数。 尽管 Rapidus 未公开具体结果，但测试晶圆已在晶圆厂内流动本身就意义重大。

另外，Rapidus的IIM-1厂区自2023年9月动工以来件展正常，无尘室于2024年完成，截至2025年6月已连接超过200套设备，包括先进的DUV和EUV光刻机。Rapidus 于 2024 年 12 月安装了先进的 EUV 工具，并于 2025 年 4 月成功进行了首次曝光。 目前，该厂区已足够成熟运行测试晶圆，让 Rapidus 测量其 GAA 架构电路的电气特性，以识别潜在的制程问题，并调整工具或制造步骤的设定。

报道强调，Rapidus在其公告中特别提到，其IMIM-1厂区将对所有前段制程步骤采用「单晶圆处理」方法。 这是一种半导体制造方法，其中每片晶圆都是单独处理、加工和检查，而非以组合方式进行。 目前，英特尔、三星和台积电等大型芯片制造商在其半导体制造过程中，采用组合和单晶圆处理方法的组合。 单晶圆处理通常用于需要高精度的关键步骤，如EUV和DUV图形化、电浆蚀刻、原子层沉积或缺陷监控。 而对于氧化、离子植入、清洗和退火等其他步骤，它们则以组合方式处理晶圆。

Rapidus 计划将单晶圆方法应用于所有制程步骤，包括氧化、离子植入、图形化、沉积、蚀刻、清洗和退火等。 Rapidus 表示，这种方法能精确控制每次作，因为可以根据单片晶圆的条件或结果进行具体调整。 由于每片晶圆都是独立处理的，工程师可以实时微调参数，提早检测异常，并迅速应用校正，无需等待整个组合测试的完成。

(Image credit: Rapidus)

Rapidus计划在其所有工艺步骤中采用单晶圆方法，包括氧化、离子注入、光刻、沉积、蚀刻、清洗、退火等。Rapidus 表示，这能够实现对每个操作的精确控制，因为可以根据在单个晶圆上观察到的条件或结果进行特定调整。由于每个晶圆都是独立处理的，工程师可以实时微调参数，尽早发现异常，并在无需等待整批晶圆处理完成的情况下快速进行修正。另外一个好处是，与其他芯片制造商使用的混合方法相比，这种方法每个晶圆能生成更多高分辨率数据，这些数据可用于输入监测和优化制造条件的人工智能算法。这些算法有可能加快信息收集速度，以用于持续工艺改进（CPI），降低缺陷密度并提高良率，也可用于统计过程控制（SPC），减少性能差异。

此外，单晶圆工艺系统更易于更改设置，并在小批量和大批量生产之间切换，这对旨在服务小型制造商的瑞派达斯来说至关重要。

然而，这种方法也存在一些权衡取舍。由于晶圆是一次处理一片，与批量处理相比，每台设备的产量较低，这可能会延长生产周期，使生产成本更高。所需的设备更复杂、成本更高，而且单独协调晶圆在所有步骤中的移动会增加额外成本。

不过，Rapidus认为，尽管前期成本较高且处理速度较慢，但在减少缺陷、提高良率和自适应工艺控制方面的长期优势，可能会使单片晶圆处理成为 2 纳米及更先进制程芯片生产的一种极具吸引力的策略。

PDK 有望于 2026 年第一季度推出

为支持早期客户，Rapidus 正准备于 2026 年第一季度发布其工艺开发套件（PDK）的第一版。同时也致力于在 IIM - 1 工厂提供客户芯片设计原型所需的基础设施。

欢迎加入EETOP 半导体工艺 等微信群

芯片测试线下技术研讨会

（8月5日 苏州）