英特尔代工的先进系统封装及测试（Intel Foundry ASAT）的技术组合，其核心技术包括 FCBGA、EMIB、Foveros 系列。

基础的FCBGA 2D及优化版FCBGA 2D+以低成本有机基板封装满足通用芯片需求； 

EMIB技术通过嵌入基板的硅桥实现2.5D异构集成，而EMIB3.5D进一步引入3D堆叠提升带宽与密度；

Foveros系列则通过微凸块和TSV支持垂直堆叠（如Foveros3D），而最前沿的Foveros Direct采用铜-铜直接键合技术，实现最高的带宽和最低的功耗互连。

I-Cube（2.5D封装技术）在布局设计上采用并行放置多个芯片，有效防止热量积存，提高了系统性能。该技术分为I-Cube S（适用于中小规模芯片集成）和I-Cube E（支持更大规模的多芯片异构集成，满足高性能计算需求）两个版本；

H-Cube（2.5D封装技术）支持逻辑芯片、存储芯片与其他功能芯片的混合封装，实现高度定制化的系统级解决方案；

X-Cube（3D封装技术）通过垂直堆叠芯片，节省空间并提升处理速度。该技术分为X-Cube 微凸块（适用于中等密度堆叠）和X-Cube 铜混合键合（采用更先进的键合技术，实现更高密度的3D集成）。

3D Fabric是台积电的封装技术总框架，包含前端SoIC系列、后端CoWoS与InFO系列。 

InFO（集成扇出型封装）是台积电的2.5D封装技术，通过将芯片直接封装在基板上，无需传统的有机封装基板，从而实现更小的尺寸和更高的集成密度。该技术可细分为InFO-POP和InFO-LSI，InFO-POP是FOWLP（扇出型晶圆级封装）与POP（堆叠封装）的结合，而InFO-LSI是一种高带宽、低成本的异构集成技术，通过硅桥和RDL（重分布层）实现芯片间的互联，适用于需要更高互联密度的场景； 

CoWoS（基板上的晶圆级芯片封装）是台积电的2.5D封装技术，通过硅中介层多个芯片集成到同一基板上，实现异构计算。该技术分为CoWoS-S（硅中介层）、CoWoS-R（重新布线层中介层） 和 CoWoS-L（混合中介层）； 

SoIC（系统级集成芯片）是台积电的3D垂直堆叠技术，其支持CoW（基板上晶圆）和WoW（多晶圆堆叠）方案，通过混合键合（Hybrid Bonding）直接将多层芯片堆叠，无需中介层或硅通孔（TSV），实现超高密度集成。而SoIC-P是台积电SoIC解决方案的微凸块版本，为3D芯片堆叠提供了一种经济高效的方式。

W2W 3D IC是联华电子主导的3D集成电路封装平台，旨在通过晶圆级堆叠技术实现多芯片异构集成，主要面向高性能计算（如AI、5G、汽车电子）和边缘计算场景。

W2W通过晶圆级键合（Wafer-on-Wafer）实现芯片堆叠，支持逻辑芯片与内存的异构集成，同时采用混合键合（HybridBonding）技术，实现纳米级对齐精度（<10nm），减少信号延迟，提升带宽。

SmartPoser是盛合晶微自主研发的三维先进封装技术平 台 ， 其核心是通过异质集成 （ HeterogeneousIntegration）实现多芯片（有源/无源）的高密度、高可靠性三维堆叠。

SmartPoser的核心技术包括高密度再布线（RDL）、垂直铜柱互连（TIV）和晶圆级集成。

VIPack就是以3D异质整合为关键技术的先进互连技术解决方案。该平台由六大核心封装技术支柱组成，包括基于高密度RDL的FOPoP、FOCoS、FOCoS-Bridge、FOSiP，以及基于硅穿孔（TSV）的2.5D/3D IC和光电共封装（Co-Packaged Optics）。

FOPop它将扇形底部封装与安装在顶部的标准封装相结合，并利用细间距镀铜柱进行过模垂直互连。底部封装有两个rdl（顶部和底部布线平面）由铜柱连接，铜柱由晶圆级扇出技术形成，可以实现更薄更细的电迹线。

SWIFT是Amkor的先进高密度扇出技术，采用2/2μm线/间距设计，可替代2.5D TSV实现SoC分区及网络应用的高密度芯片互联；SLIM通过前道工艺在硅片无机介质层制作亚微米（≤1μm）金属布线；HDFO是基于SWIFT开发的异构芯片封装方案。

Amkor_2.5D_Package_and_HDFO_Technical_Article_EN.pdf

华天科技大力发展SiP、FC、TSV、Fan-Out、WLP、2.5D、3D、Chiplet、FOPLP等先进封装技术和产品。

3D Matrix是华天科技整合先进封装技术的综合平台，由TSV（硅通孔）、eSiFO（硅基扇出）、3D SiP（三维系统级封装）三大核心技术构成。其中，硅基扇出型晶圆级封装（embedded Silicon Fan-out，eSiFO）是华天科技并具有自主知识产权的一种先进Fan-Out封装技术。

eSiFO技术广泛应用于电源管理芯片、射频收发器芯片、基带处理器和高端网络系统等多种应用领域；3D SiP是基于eSinC技术实现的。

eSinC 2.5D封装技术平台是面向2.5D先进封装赛道，包含三大2.5D技术门类，分别是硅转接板芯粒系统SiCS（Silicon interposer Chiplet System）、扇出芯粒系统FoCS（Fan out Chiplet System）和桥联芯粒系统BiCS（Bridgeinterconnection Chiplet System）。

在先进封装领域，长电科技拥有多项行业领先的技术，包括SiP（系统级封装）、FC（倒装）、WLCSP（晶圆片级芯片规模封装）、2.5D/3D、Bumping（凸块）、MEMS和PoP（堆叠封装）等。

XDFOI: 是新型无硅通孔晶圆级极高密度封装技术，相较于2.5D 硅通孔（TSV）封装技术，具备更高性能、更高可靠性以及更低成本等特性。该解决方案在线宽或线距可达到2um的同时，可实现多层布线层，另外，采用了极窄节距凸块互联技术，封装尺寸大，可集成多颗芯片、高带宽内存和无源器件。其利用协同设计理念实现了芯片成品集成与测试一体化，涵盖2D、2.5D、3D Chiplet 集成技术。

深科技的封装技术主要通过其控股子公司深圳沛顿科技及合肥沛顿实现，专注于高端存储芯片封装与测试。

深科技已完成了16层堆叠技术的研发，并具备了量产能力。超薄POPt（Package-on-Package with Through-substrate via）封装技术是一种先进的三维集成封装解决方案，通过在封装基板中形成穿透基板的通孔（TSV）实现不同层之间的电气连接，允许多层芯片垂直堆叠且封装高度较薄。其优势包括小型化、高性能和高可靠性，广泛应用于移动设备和便携式电子产品。未来，该技术将向更薄、更高密度互连方向发展，同时需应对封装翘曲等问题。

产品主要集中在凸晶(点) /微凸点（Bumping/Micro-Bumping/Gold Bump ） 、 晶圆级芯片封装（WLCSP）、扇出型封装（FOWLP）、三维堆叠与系统集成封装 (3D Packaging & SiP)。